• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明提供一種適用於一背側照明或一前側照明感測器配置之影像感測器像素。該影像感測器像素可為一小尺寸像素，其包含使用一垂直接面場效(JFET)電晶體實施之一源極追隨器。該垂直JFET源極追隨器可直接整合至浮動擴散節點中，藉此消除在習知像素組態中通常為源極追隨器分配之過量之金屬繞線及像素面積。像素面積可改為經分配用於增加光電二極體之電荷儲存容量，或像素面積可用於在維持像素效能之同時減小像素尺寸。以此方式使用一垂直接面場效電晶體簡化像素定址操作且使與小尺寸金屬氧化物半導體(MOS)電晶體相關聯之隨機電報信號(RTS)雜訊最小化。
    公开号:TW201324753A
    申请号:TW101126385
    申请日:2012-07-20
    公开日:2013-06-16
    发明作者:Hynecek Jaroslav
    申请人:Aptina Imaging Corp；
    IPC主号:H01L27-00
    专利说明:
    用於小像素互補式金屬氧化物半導體影像感測器之垂直接面場效電晶體源極追隨器
    本發明係關於固態影像感測器，且更明確言之，關於前側照明或背側照明之具有小尺寸像素之影像感測器。小像素尺寸有助於減小影像感測器陣列之成本。然而，感測器效能不應隨著像素尺寸減小而受到影響。
    本申請案主張2012年5月21日申請之美國專利申請案第13/476,784號及2011年12月12日申請之美國臨時專利申請案第61/569,743號之權利，該等申請案特此以全文引用之方式併入本文中。
    習知影像感測器藉由將撞擊光子轉換為整合(收集)於感測器像素中之電子而偵測光。在完成每一整合循環之後，經收集之電荷經轉換為電壓信號，該等電壓信號接著被供應至與影像感測器相關聯之對應輸出終端。通常，電荷至電壓轉換直接在像素內執行，且所得類比像素電壓信號係透過各種像素定址及掃描方案轉移至輸出終端。類比信號有時可在晶片外傳遞之前在晶片上經轉換為等效數字。每一像素包含通常被稱為源極追隨器(SF)之一緩衝放大器，其用於驅動經由各自位址電晶體而連接至像素之輸出感測線。
    在完成電荷至電壓轉換之後且在所得信號自像素轉移出之後，在後續整合循環開始之前重設像素。在具有充當電荷偵測節點之浮動擴散(FD)之像素中，此重設操作係藉由暫時接通一重設電晶體而完成，該重設電晶體將FD節點連接至一固定電壓參考以排放(或移除)在FD節點處剩餘之任何電荷。
    然而，如在此項技術中所熟知，使用重設電晶體從浮動擴散節點移除電荷會產生kTC重設雜訊。必須使用相關雙取樣(CDS)信號處理技術移除kTC雜訊以便達成期望之低雜訊效能。利用CDS之影像感測器對每一像素通常需要三個電晶體(3T)或四個電晶體(4T)。可在Lee(美國專利第5,625,210號，其作為參考併入本文中)中找到具有一釘紮型光電二極體之4T像素電路之一實例。
    圖1係一習知影像感測器像素100之一橫截面側視圖之一簡化呈現。如圖1中所示，習知影像感測器像素100包含經組態以收集光生載子之一光電二極體107、電荷轉移電晶體閘極108、N+摻雜浮動擴散區111、重設電晶體閘極109及源極追隨器電晶體閘極110。重設電晶體及源極追隨器電晶體共用經加偏壓為一固定正電源供應器電壓Vdd之一N+汲極區112。該源極追隨器電晶體具有一N+源極區113，其經由金屬導通體115連接至一行感測線Vout(即，一給定行中之每一像素經連接至之一輸出線)。
    注意，浮動擴散區111係經由連接件116連接至源極追隨器閘極110。此連接件將收集在浮動擴散區處之信號供應至源極追隨器電晶體閘極。像素100可包含在區113與感測線Vout之間插入之一位址電晶體，其對於影像感測器像素之一給定行中之所有像素是共用的。為了簡單起見，該位址電晶體未在圖1中展示。
    像素100係在一磊晶基板101中製造。若感測器係一背側照明影像感測器，則一P+摻雜層102沈積在感測器之背面上。對於前側照明影像感測器，基板101亦可沈積在一實質上較厚之P+基板(相對於層102)上。磊晶層101由一層氧化物層103覆蓋，該氧化物層103為閘極108、109及110提供電隔離。氧化物材料103通常延伸至淺溝渠隔離(STI)區114中且填滿淺溝渠隔離(STI)區114。一額外氧化物層104沈積在閘極上方且用於隔離形成在像素100上方之金屬佈線。額外之氧化物隔離層及金屬佈線層通常沈積在像素100之頂部上方(未圖示)。
    光電二極體107包含一P+層105，其形成在層103的正下方且連接至接地。此P+摻雜層藉由用電洞填充矽至二氧化矽界面狀態而減小暗電流。光生電子累積在N型摻雜區106中。當接通轉移閘極108時，經累積之電荷被轉移至N+浮動擴散區111。在接通電荷轉移閘極108之前，需要藉由用脈衝產生供應至重設電晶體之閘極109之信號而重設浮動擴散區111。
    一額外之底部P植入(BTP)層117自STI區114之下形成之P+層105延伸至重設電晶體閘極109及源極追隨器電晶體閘極110之下的區(見圖1)。層117經連接至接地且用於阻擋光生電子進入區111、112及113。
    如從圖1顯而易見，大部分之有用像素面積被電晶體閘極108、109及110佔用。使用此配置使在基板101之表面上並排形成電晶體可能是不利的。因此，可能期望提供具有經減小之像素面積之影像感測器，其中較小部分之像素面積被電晶體佔用，且較大部分之像素面積被光電二極體佔用。
    已描述各種實施例，該等實施例繪示展現經改良之儲存井容量及低暗電流之小尺寸像素設計。該像素可包括一光電二極體(例如，一釘紮型光電二極體)、一電荷轉移電晶體(有時被稱作一電荷轉移閘極)、一重設電晶體(有時被稱作一重設閘極)及一源極追隨器電晶體。小尺寸像素可包括充當源極追隨器的一垂直接面場效電晶體(JFET)。
    小尺寸像素可包含在電荷轉移閘極之源極-汲極、重設閘極之源極-汲極及垂直JFET源極追隨器之一閘極之間共用之一浮動擴散區。可使用複數個垂直堆疊之N型摻雜區而形成浮動擴散區(作為一實例)。一P+摻雜區可形成在堆疊區之一者中以充當垂直SF之一源極，而P型摻雜區域可形成在剩餘之堆疊區中以充當垂直JFET源極追隨器之一通道。一底部P+植入層可形成在堆疊浮動擴散區下方以充當垂直JFET源極追隨器之一汲極。
    使用垂直JFET源極追隨器可提供經減小之隨機電報信號(RTS)雜訊，該雜訊通常與小金屬氧化物半導體源極追隨器電晶體相關聯。若需要，不必使用額外之位址電晶體。一經選擇之像素可重設為一經減小之偏壓位準以沿著可具有保持在較高偏壓位準下之SF閘極之一行像素與未經選擇之像素區別。
    圖2係展示用於一影像感測器像素(諸如像素200)之一個適當電路配置之一簡化電路圖。如圖2中所示，像素200可包含一釘紮型光電二極體207、一電荷轉移電晶體208、一重設電晶體209及一源極追隨器電晶體300。自撞擊光子產生之電荷可使用光電二極體207收集。重設電晶體209可用於重設與像素200相關聯之一浮動擴散節點302(例如，藉由暫時用脈衝產生重設閘極控制信號Rx)。重設操作後，經收集之電荷可經由電荷轉移電晶體208之閘極轉移至浮動擴散節點302(例如，藉由暫時用脈衝產生電荷轉移閘極控制信號Tx)。源極追隨器電晶體300可用於緩衝從浮動擴散節點上出現之經轉移電荷產生之信號，且用於驅動對應行輸出線Vout。
    光電二極體207可具有耦合至接地電源供應器終端312(例如，在上面提供接地電源供應器信號Vss之一電源供應器線)之一P型摻雜區，及經由電荷轉移電晶體208耦合至浮動擴散節點302之一N型摻雜區。重設電晶體209可具有耦合至可調整電源供應器終端310(例如，在上面提供可調整電源供應器電壓Vddx之一可調整電源供應器終端)之一汲極區，及耦合至浮動擴散節點302之一源極區。
    根據本發明之一實施例，源極追隨器電晶體300可為一接面場效電晶體(JFET)，而電晶體208及209可為n通道金屬氧化物半導體(NMOS)電晶體。源極追隨器電晶體300可具有耦合至輸出感測線Vout之一源極、耦合至接地312之一汲極及耦合至浮動擴散區302之一閘極。如圖2中所示，位址電晶體304(例如，使用位址信號Addr選擇性接通之一電晶體)可視情況插入電晶體300之源極與輸出線Vout之間之輸出路徑中。
    圖3展示影像感測器像素200之一簡化橫截面側視圖。如圖3中所示，可在一磊晶基板201中形成像素200。若像素200被用於一背側照明配置中，則一P+摻雜層202可沈積在基板201之背側上。若像素200被用於一前側照明組態中，則磊晶基板201可沈積在一較厚P+矽載體(即，具有實質上大於層202之厚度之一厚度之矽載體)上。層202可藉由用電洞填充矽界面狀態且因此猝滅暗電流產生而用於減小暗電流。在一釘紮型光電二極體區207中之基板201之前側上之矽至二氧化矽界面亦用一P+摻雜層205作內襯以幫助減小暗電流產生。層205可延伸至基板201內且在淺溝渠隔離區250之下。
    釘紮型光電二極體207可由P+摻雜區205及N摻雜206所形成。撞擊光子可產生電荷(例如，電子)，該電荷暫時儲存在N型區206中。磊晶基板201可由一介電層(諸如，二氧化矽層203)覆蓋。層203可形成在像素200之閘極導體(例如，閘極導體208'及209')與基板201之間。
    N+區218可充當重設電晶體209之汲極。N+區218可透過導電導通體219耦合至可調整電源供應器電壓Vddx。電壓偏壓Vddx可用作像素200可重設至之一參考電壓位準。重設電晶體209具有經組態以經由在層間氧化物層204之頂部上形成之對應控制繞線路徑來接收信號Rx之一閘極209'。類似地，電荷轉移電晶體208具有經組態以經由在層204之頂部上形成之對應控制繞線路徑來接收信號Tx之一閘極208'。
    為了簡單起見，圖2中未展示在上面提供信號Tx、Vout、Rx及Vddx之控制路徑之詳細線路安排。亦包含導電導通體層及金屬繞線層之交替層之一介電堆疊可形成在像素200頂部上且在層204上方。
    如圖3中所示，像素200可包含N型摻雜區210、212及213，其共同充當像素200之浮動擴散區302。以此方式形成之浮動擴散區302同時充當電荷轉移電晶體208之源極-汲極，充當重設電晶體209之源極，且充當源極追隨器電晶體300之閘極(例如，電晶體300可具有經整合至浮動擴散區302中之一閘極)。
    充當SF電晶體300之源極之一P+摻雜區211可形成在區210內。充當電晶體300之通道之P型摻雜區214及215可分別形成在區212及213內。具有一p型通道之電晶體300有時可被稱為一p通道JFET。一P+摻雜區217可在區214及215下方及其鄰近處形成以充當電晶體300之汲極。區217可用作用於防止像素串擾的一光電阻擋層，且有時可被稱為一底部P植入(BTP)層。BTP層217可與區205連續且可耦合至接地312(例如，參見圖2)。
    當來自光電二極體207中之區206之電荷轉移至浮動擴散302(即，區210、212及213)上時，可在浮動擴散節點302處發生電壓改變。當恒定電流(或電洞)從區211流至區216時(如由箭頭216指示)，此電壓改變可導致JFET電晶體300之源極電壓改變。
    在圖3之實例中，層212及213可用於界定垂直延伸至基板201中之電晶體300的通道長度Lch。在基板201之表面內垂直形成之電晶體300因此有時可被稱為垂直JFET。若Lch太短，歸因於汲極引發之障壁降低(DIBL)效應，SF電晶體300可展現經減小之增益。因此，可期望形成多個區(諸如在P+區211與217之間之區212及213)使得Lch大於一預定最小長度。舉例而言，至少三個N型區、至少四個N型區或至少五個N型區(其各者包含P型摻雜通道區)可形成在垂直JFET源極追隨器300之源極區與汲極區之間。以此方式最佳化源極追隨器通道長度不會引入任何不需要之像素面積負擔。
    如結合圖3描述之配置(其中像素200使用P型摻雜磊晶基板及n型PD層206來收集光生電子)僅僅是繪示性的且不起限制本發明之範圍之作用。在一些情況下，建立累積電洞而不是電子之像素可能是有利的。因此，結合圖2及圖3描述之相同之垂直JFET電晶體概念亦可用於此類像素。基板之摻雜類型，源極-汲極區之摻雜類型及載子收集之類型不應理解為是本發明之限制性情況。
    舉例而言，像素200中每一區之摻雜類型可交換使得像素200使用一N型摻雜磊晶基板及一P型PD層206以收集光生電洞而不是電子。垂直源極追隨器電晶體300可為一n通道JFET，其中由一N+底部植入(BTN)層取代P+摻雜BTP層217。浮動擴散區302可包含P型摻雜植入物210、212及213，而區211變成一N+摻雜區，而區214及215變成N型區。同樣地，與重設電晶體209相關聯之區218亦可變成一P+摻雜區。
    用於此類型之像素200之偏壓方案亦將倒轉。舉例而言，可藉由分別用脈衝產生閘極控制信號Tx及Rx而接通電荷轉移閘極208及重設閘極209至一負電壓位準。像素200可改為重設至一可調整負電源供應器位準而不是Vddx。
    如先前結合圖2所論述，不必形成用於定址像素200之一額外電晶體(例如，不必使用將電晶體300之源極終端連接至行感測線Vout之一位址電晶體)。舉例而言，為了像素定址目的，可調變施加至區218之像素重設偏壓位準。圖4展示用於像素200之一個適當定址方案。在整合期間，Vddx及Rx保持為高以從過度曝之光電二極體排放任何存在之溢出電荷。此排放溢出電荷之技術有時被稱為暈光(blooming)控制。在讀出操作開始時(在時間t1處)，將未經選擇之線上之重設信號Rx驅動為低，藉此在整個電流讀出操作期間使與未經選擇之像素相關聯之浮動擴散節點保持於標稱正電源供應器電壓Vdd1。如此有效確保與未經選擇之像素相關聯之p通道JFET是斷開的。
    在時間t2，Vddx可從Vdd1降低至經減小之正電源供應器電壓位準Vdd2。偏壓位準Vdd1可等於3.3 V，而Vdd2可等於2 V(作為一實例)。如此將引起經定址之浮動擴散區之重設位準降低，此接通經選擇之像素內之p通道JFET。在時間t3，將與經選擇之線相關聯之信號Rx驅動為低。當所有重設線被撤銷啟動時，所有浮動擴散區現在正在浮動。
    在時間t4，對源極追隨器輸出進行取樣以獲得一參考取樣位準，該參考取樣位準儲存在一CDS參考儲存節點中。在時間t5，將與經選擇之像素相關聯之轉移信號Tx脈衝為高以將光生電荷轉移至浮動擴散區內。在時間t6，對源極追隨器輸出進行取樣以獲得一信號取樣位準。CDS接著可從經儲存之參考取樣位準減去信號取樣位準以獲得一對應之輸出信號位準。隨後，Vddx及Rx可驅動為高使得來自光電二極體之溢出電荷可再一次排放至Vdd1，為另一整合或讀出循環作準備。
    因此已描述用於背側照明或用於前側照明影像感測器陣列之新穎像素之較佳實施例，其具有小像素尺寸、高井容量、低暗電流及充當源極追隨器之垂直JFET電晶體(希望其具說明性而非限制性)，應注意的是，熟悉此項技術者可在不脫離本發明之範圍及精神之情況下作出本發明之原理及各種修改。
    根據一實施例，可提供一種影像感測器像素，其包含：一光敏元件；一浮動擴散區；一電荷轉移電晶體，其耦合於該光敏元件與該浮動擴散區之間；及一垂直接面場效電晶體(JFET)源極追隨器，其經由該電荷轉移電晶體而耦合至該光敏元件，其中該垂直接面場效電晶體源極追隨器具有經整合至該浮動擴散區內之一閘極。
    根據另一實施例，該光敏元件包含經組態以收集及儲存光生電子之一釘紮型光電二極體。
    根據另一實施例，該電荷轉移電晶體包含一n通道金屬氧化物半導體(NMOS)電晶體。
    根據另一實施例，該影像感測器像素進一步包含一n通道金屬氧化物半導體重設電晶體。
    根據另一實施例，該垂直接面場效電晶體源極追隨器包含一p通道接面場效電晶體。
    根據另一實施例，該影像感測器像素進一步包含一半導體基板，在該半導體基板內形成該影像感測器像素，其中該浮動擴散區包含在該半導體基板內各自深度處形成之至少兩個N型摻雜區。
    根據另一實施例，該垂直接面場效電晶體源極追隨器進一步包含一通道，該通道由在與該浮動擴散區相關聯之至少兩個N型摻雜區內分別植入之至少兩個P型摻雜區所形成。
    根據另一實施例，該垂直接面場效電晶體源極追隨器進一步包含一汲極，該汲極由在與該浮動擴散區相關聯之至少兩個N型摻雜區下方植入之一P+摻雜層所形成，且該P+摻雜層耦合至一接地電源供應器終端。
    根據另一實施例，該光敏元件包含經組態以收集及儲存光生電洞之一釘紮型光電二極體。
    根據另一實施例，該電荷轉移電晶體包含一p通道金屬氧化物半導體(PMOS)電晶體。
    根據另一實施例，該影像感測器像素進一步包含一p通道金屬氧化物半導體重設電晶體。
    根據另一實施例，該垂直接面場效電晶體源極追隨器包含一n通道接面場效電晶體。
    根據另一實施例，該影像感測器像素進一步包含一半導體基板，在該半導體基板內形成該影像感測器像素，其中該浮動擴散區包含在該半導體基板內各自深度處形成之至少兩個P型摻雜區。
    根據另一實施例，該垂直接面場效電晶體源極追隨器進一步包含一通道，該通道由在與該浮動擴散區相關聯之至少兩個P型摻雜區內分別植入之至少兩個N型摻雜區所形成。
    根據另一實施例，該垂直接面場效電晶體源極追隨器進一步包含一汲極，該汲極由在與該浮動擴散區相關聯之至少兩個P型摻雜區下方植入之一N+摻雜層所形成，且該N+摻雜層耦合至一正電源供應器終端。
    根據一實施例，可提供一種影像感測器，其包含一影像感測器像素陣列，其中在該影像感測器像素陣列中之每一影像感測器像素包含：一光敏元件；一電荷轉移電晶體，其耦合至該光敏元件；及一垂直接面場效電晶體(JFET)源極追隨器，其經由該電荷轉移電晶體耦合至該光敏元件。
    根據另一實施例，其中在該影像感測器像素陣列中之每一影像感測器像素進一步包含一浮動擴散區，其中該電荷轉移電晶體耦合在該浮動擴散區與該光敏元件之間，且其中該垂直接面場效電晶體源極追隨器具有經整合至該浮動擴散區內之一閘極。
    根據另一實施例，其中在該影像感測器像素陣列內之每一影像感測器像素進一步包含經耦合在一可調整電源供應器終端與該浮動擴散區之間之一重設電晶體，其中該重設電晶體及該電荷轉移電晶體包含n通道金屬氧化物半導體(NMOS)電晶體。
    根據一實施例，可提供一種用於操作一影像感測器像素之方法，該方法包含：用一光敏元件收集光生電荷；用一電荷轉移電晶體將經收集之電荷轉移至一浮動擴散區；及用一垂直接面場效電晶體(JFET)源極追隨器將在該浮動擴散區處之經收集之電荷轉換為一對應之電壓信號。
    根據另一實施例，該方法進一步包含用一重設電晶體將該浮動擴散節點重設至一經減小之電壓位準，用於選擇性定址該影像感測器像素以供讀出。
    根據另一實施例，該電荷轉移電晶體及該重設電晶體包含金屬氧化物半導體場效電晶體(MOSFET)。
    以上僅僅說明本發明之原理，該等原理可在其他實施例中實踐。以上實施例可個別實施或以任意組合實施。
    100‧‧‧影像感測器像素
    101‧‧‧磊晶基板/磊晶層
    102‧‧‧P+摻雜層
    103‧‧‧氧化物層/氧化物材料
    104‧‧‧額外氧化物層
    105‧‧‧P+層
    106‧‧‧N型摻雜區
    107‧‧‧光電二極體
    108‧‧‧電荷轉移電晶體閘極/轉移閘極
    109‧‧‧重設電晶體閘極
    110‧‧‧源極追隨器電晶體閘極/源極追隨器閘極
    111‧‧‧N+摻雜浮動擴散區/N+浮動擴散區
    112‧‧‧N+汲極區
    113‧‧‧N+源極區
    114‧‧‧淺溝渠隔離(STI)區
    115‧‧‧金屬導通體
    116‧‧‧連接件
    117‧‧‧底部P植入(BTP)層
    200‧‧‧像素
    201‧‧‧磊晶基板
    202‧‧‧P+摻雜層
    203‧‧‧二氧化矽層
    204‧‧‧層間氧化物層
    205‧‧‧P+摻雜層/P+摻雜區
    206‧‧‧N型區/n型PD層/P型PD層/N摻雜
    207‧‧‧釘紮型光電二極體/釘紮型光電二極體區
    208‧‧‧電荷轉移電晶體/電荷轉移閘極
    208'‧‧‧閘極導體/閘極
    209‧‧‧重設電晶體/重設閘極
    209'‧‧‧閘極導體/閘極
    210‧‧‧N型摻雜區/P型摻雜植入物
    211‧‧‧P+摻雜區/P+區
    212‧‧‧N型摻雜區/P型摻雜植入物/層
    213‧‧‧N型摻雜區/P型摻雜植入物/層
    214‧‧‧P型摻雜區
    215‧‧‧P型摻雜區
    216‧‧‧區/箭頭
    217‧‧‧P+摻雜區/BTP層/P+區/P+摻雜BTP層
    218‧‧‧N+區
    219‧‧‧導電導通體
    250‧‧‧淺溝渠隔離區
    300‧‧‧源極追隨器電晶體/垂直JFET源極追隨器
    302‧‧‧浮動擴散節點/浮動擴散區/浮動擴散
    304‧‧‧位址電晶體
    310‧‧‧可調整電源供應器終端
    312‧‧‧接地電源供應器終端/接地
    Addr‧‧‧位址信號
    Lch‧‧‧通道長度
    Rx‧‧‧重設閘極控制信號/重設信號
    Tx‧‧‧電荷轉移閘極控制信號/轉移信號
    Vdd‧‧‧固定正電源供應器電壓
    Vdd1‧‧‧標稱正電源供應器電壓/偏壓位準
    Vdd2‧‧‧經減小正電源供應器電壓位準
    Vddx‧‧‧可調整電源供應器電壓/電壓偏壓/信號
    Vout‧‧‧行感測線/行輸出線/輸出感測線/信號
    Vss‧‧‧接地電源供應器信號
    圖1係一習知影像感測器像素之一簡化橫截面側視圖。
    圖2係根據本發明之一實施例之具有一垂直接面閘極源極追隨器之一繪示性影像感測器像素之一簡化示意圖。
    圖3係根據本發明之一實施例之圖2中展示之類型之一繪示性影像感測器像素之一簡化橫截面側視圖。
    圖4係根據本發明之一實施例繪示可如何操作圖2中展示之類型之影像感測器像素之一時序圖之一實例。
    200‧‧‧像素
    201‧‧‧磊晶基板
    202‧‧‧P+摻雜層
    203‧‧‧二氧化矽層
    204‧‧‧層間氧化物層
    205‧‧‧P+摻雜層/P+摻雜區
    206‧‧‧N型區/n型PD層/P型PD層/N摻雜
    207‧‧‧釘紮型光電二極體/釘紮型光電二極體區
    208‧‧‧電荷轉移電晶體/電荷轉移閘極
    208'‧‧‧閘極導體/閘極
    209‧‧‧重設電晶體/重設閘極
    209'‧‧‧閘極導體/閘極
    210‧‧‧N型摻雜區/P型摻雜植入物
    211‧‧‧P+摻雜區/P+區
    212‧‧‧N型摻雜區/P型摻雜植入物/層
    213‧‧‧N型摻雜區/P型摻雜植入物/層
    214‧‧‧P型摻雜區
    215‧‧‧P型摻雜區
    216‧‧‧區/箭頭
    217‧‧‧P+摻雜區/BTP層/P+區/P+摻雜BTP層
    218‧‧‧N+區
    219‧‧‧導電導通體
    250‧‧‧淺溝渠隔離區
    300‧‧‧源極追隨器電晶體/垂直JFET源極追隨器
    302‧‧‧浮動擴散節點/浮動擴散區/浮動擴散
    Lch‧‧‧通道長度
    Rx‧‧‧重設閘極控制信號/重設信號
    Tx‧‧‧電荷轉移閘極控制信號/轉移信號
    Vddx‧‧‧可調整電源供應器電壓/電壓偏壓/信號
    Vout‧‧‧行感測線/行輸出線/輸出感測線/信號
    权利要求:
    Claims (20)
    [1] 一種影像感測器像素，其包括：一光敏元件；一浮動擴散區；一電荷轉移電晶體，其耦合於該光敏元件與該浮動擴散區之間；及一垂直接面場效電晶體(JFET)源極追隨器，其經由該電荷轉移電晶體而耦合至該光敏元件，其中該垂直接面場效電晶體源極追隨器具有經整合至該浮動擴散區內之一閘極。
    [2] 如請求項1之影像感測器像素，其中該光敏元件包括經組態以收集及儲存光生電子之一釘紮型光電二極體。
    [3] 如請求項2之影像感測器像素，其中該電荷轉移電晶體包括一n通道金屬氧化物半導體(NMOS)電晶體。
    [4] 如請求項3之影像感測器像素，其進一步包括：一n通道金屬氧化物半導體重設電晶體。
    [5] 如請求項2之影像感測器像素，其中該垂直接面場效電晶體源極追隨器包括一p通道接面場效電晶體。
    [6] 如請求項5之影像感測器像素，其進一步包括：一半導體基板，在該半導體基板內形成該影像感測器像素，其中該浮動擴散區包含在該半導體基板內各自深度處形成之至少兩個N型摻雜區。
    [7] 如請求項6之影像感測器像素，其中該垂直接面場效電晶體源極追隨器進一步包含一通道，該通道由在與該浮動擴散區相關聯之該至少兩個N型摻雜區內分別植入之至少兩個P型摻雜區所形成。
    [8] 如請求項6之影像感測器像素，其中該垂直接面場效電晶體源極追隨器進一步包含一汲極，該汲極由在與該浮動擴散區相關聯之該至少兩個N型摻雜區下方植入之一P+摻雜層所形成，且其中該P+摻雜層耦合至一接地電源供應器終端。
    [9] 如請求項1之影像感測器像素，其中該光敏元件包括經組態以收集及儲存光生電洞之一釘紮型光電二極體。
    [10] 如請求項9之影像感測器像素，其中該電荷轉移電晶體包括一p通道金屬氧化物半導體(PMOS)電晶體。
    [11] 如請求項10之影像感測器像素，其進一步包括：一p通道金屬氧化物半導體重設電晶體。
    [12] 如請求項9之影像感測器像素，其中該垂直接面場效電晶體源極追隨器包括一n通道接面場效電晶體。
    [13] 如請求項12之影像感測器像素，其進一步包括：一半導體基板，在該半導體基板內形成該影像感測器像素，其中該浮動擴散區包含在該半導體基板內各自深度處形成之至少兩個P型摻雜區。
    [14] 如請求項13之影像感測器像素，其中該垂直接面場效電晶體源極追隨器進一步包含一通道，該通道由在與該浮動擴散區相關聯之該至少兩個P型摻雜區內分別植入之至少兩個N型摻雜區所形成。
    [15] 如請求項13之影像感測器像素，其中該垂直接面場效電晶體源極追隨器進一步包含一汲極，該汲極由在與該浮動擴散區相關聯之該至少兩個P型摻雜區下方植入之一N+摻雜層所形成，且其中該N+摻雜層耦合至一正電源供應器終端。
    [16] 一種影像感測器，其包括：一影像感測器像素陣列，其中在該影像感測器像素陣列中之每一影像感測器像素包括：一光敏元件；一電荷轉移電晶體，其耦合至該光敏元件；及一垂直接面場效電晶體(JFET)源極追隨器，其經由該電荷轉移電晶體耦合至該光敏元件。
    [17] 如請求項16之影像感測器，其中在該影像感測器像素陣列中之每一影像感測器像素進一步包括：一浮動擴散區，其中該電荷轉移電晶體耦合在該浮動擴散區與該光敏元件之間，且其中該垂直接面場效電晶體源極追隨器具有經整合至該浮動擴散區內之一閘極。
    [18] 如請求項17之影像感測器，其中在該影像感測器像素陣列中之每一影像感測器像素進一步包括：一重設電晶體，其耦合在一可調整電源供應器終端與該浮動擴散區之間，其中該重設電晶體及該電荷轉移電晶體包括n通道金屬氧化物半導體(NMOS)電晶體。
    [19] 一種用於操作一影像感測器像素之方法，該方法包括：用一光敏元件收集光生電荷；用一電荷轉移電晶體將該經收集之電荷轉移至一浮動擴散區；及用一垂直接面場效電晶體(JFET)源極追隨器將在該浮動擴散區處之該經收集之電荷轉換為一對應之電壓信號。
    [20] 如請求項19之方法，該方法進一步包括：用一重設電晶體將該浮動擴散節點重設至一經減小之電壓位準，用於選擇性定址該影像感測器像素以供讀出。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI497697B|2015-08-21|用於小像素互補式金屬氧化物半導體影像感測器之垂直接面場效電晶體源極追隨器
    US9602750B2|2017-03-21|Image sensor pixels having built-in variable gain feedback amplifier circuitry
    US8853639B2|2014-10-07|Active pixel sensors with variable threshold reset
    US8471310B2|2013-06-25|Image sensor pixels with back-gate-modulated vertical transistor
    US8242546B2|2012-08-14|Small pixel for image sensors with JFET and vertically integrated reset diode
    KR100718781B1|2007-05-16|콤팩트 픽셀 레이아웃을 갖는 ｃｍｏｓ 이미지 센서
    US8159011B2|2012-04-17|Complementary metal oxide semiconductor | image sensor with extended pixel dynamic range incorporating transfer gate with potential well
    KR100976886B1|2010-08-18|부동 베이스 판독 개념을 갖는 ｃｍｏｓ 이미지 센서
    JP4165250B2|2008-10-15|固体撮像装置
    US7928484B2|2011-04-19|Small pixel for CMOS image sensors with vertically integrated set and reset diodes
    US8710420B2|2014-04-29|Image sensor pixels with junction gate photodiodes
    US9865632B2|2018-01-09|Image sensor pixel with memory node having buried channel and diode portions formed on N-type substrate
    US10971533B2|2021-04-06|Vertical transfer gate with charge transfer and charge storage capabilities
    US8497546B2|2013-07-30|Back-side-illuminated image sensors with bulk-charge-modulated image sensor pixels
    US9425225B2|2016-08-23|Solid-state imaging device
    JP3891125B2|2007-03-14|固体撮像装置
    KR101163855B1|2012-07-09|부동 베이스 판독 개념을 갖는 ｃｍｏｓ 이미지 센서
    KR101128578B1|2012-03-23|부동 베이스 판독 개념을 갖는 ｃｍｏｓ 이미지 센서
    Suess et al.2012|Adaptive Readout Circuit for Pinned and Lateral Drift-Field Photo Diodes
    同族专利:
    公开号 | 公开日
    US20130146747A1|2013-06-13|
    DE102012213085A1|2013-06-13|
    WO2013089828A1|2013-06-20|
    CN103165631B|2016-01-13|
    US8937272B2|2015-01-20|
    HK1186572A1|2014-03-14|
    CN103165631A|2013-06-19|
    DE102012213085B4|2020-04-09|
    TWI497697B|2015-08-21|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI509784B|2013-08-15|2015-11-21|Omnivision Tech Inc|具經切換之深溝渠隔離結構的影像感測器畫素單元|
    US9496304B2|2013-08-15|2016-11-15|Omnivision Technologies, Inc.|Image sensor pixel cell with switched deep trench isolation structure|
    TWI673858B|2015-11-18|2019-10-01|美商豪威科技股份有限公司|在影像感測器中作為接觸蝕刻停止層之硬遮罩|US5563429A|1994-06-14|1996-10-08|Nikon Corp.|Solid state imaging device|
    JP3697769B2|1995-02-24|2005-09-21|株式会社ニコン|光電変換素子及び光電変換装置|
    US5625210A|1995-04-13|1997-04-29|Eastman Kodak Company|Active pixel sensor integrated with a pinned photodiode|
    JPH11164210A|1997-11-28|1999-06-18|Nikon Corp|動き検出用固体撮像装置|
    JP4586452B2|2004-08-03|2010-11-24|株式会社ニコン|固体撮像装置|
    JP2006210680A|2005-01-28|2006-08-10|Nikon Corp|固体撮像素子|
    KR100851495B1|2007-05-14|2008-08-08|매그나칩 반도체 유한회사|Ｊｆｅｔ 및 수직적으로 집적된 리셋 다이오드를 갖는이미지 센서의 소형 픽셀|
    US8471310B2|2011-01-11|2013-06-25|Aptina Imaging Corporation|Image sensor pixels with back-gate-modulated vertical transistor|US8569806B2|2011-09-02|2013-10-29|Hoon Kim|Unit pixel of image sensor and photo detector thereof|
    US9520425B2|2013-03-01|2016-12-13|Semiconductor Components Industries, Llc|Image sensors with small pixels having high well capacity|
    US9231007B2|2013-08-27|2016-01-05|Semiconductor Components Industries, Llc|Image sensors operable in global shutter mode and having small pixels with high well capacity|
    US9456157B2|2014-11-25|2016-09-27|Semiconductor Components Industries, Llc|Image sensor pixels having p-channel source follower transistors and increased photodiode charge storage capacity|
    US9602750B2|2014-11-25|2017-03-21|Semiconductor Components Industries, Llc|Image sensor pixels having built-in variable gain feedback amplifier circuitry|
    EP3278364B1|2015-03-31|2021-05-26|Dartmouth College|Image sensor and image sensor pixel having jfet source follower|
    WO2016178837A1|2015-05-07|2016-11-10|Finscale Inc.|Semiconductor devices made of vertical planar elements and methods of their fabrication|
    US9515116B1|2015-05-22|2016-12-06|Taiwan Semiconductor Manufacturing Co., Ltd.|Vertical transfer gate structure for a back-side illuminationcomplementary metal-oxide-semiconductorimage sensor using global shutter capture|
    US9723578B2|2015-06-09|2017-08-01|Cirrus Logic, Inc.|Random telegraph signal identification and measurement|
    KR20170084734A|2016-01-12|2017-07-21|삼성전자주식회사|씨모스 이미지 센서|
    KR20180078416A|2016-12-29|2018-07-10|삼성전자주식회사|이미지 센서|
    US9881964B1|2017-02-08|2018-01-30|Omnivision Technologies, Inc.|Image sensor with inverted source follower|
    CN108630713B|2017-03-17|2020-11-27|中芯国际集成电路制造有限公司|半导体结构及其形成方法|
    US10225498B2|2017-05-16|2019-03-05|Bae Systems Information And Electronic Systems Integration Inc.|pMOS/nMOS pixel design for night vision imaging sensor|
    TW202005067A|2018-05-25|2020-01-16|原相科技股份有限公司|改善背照式全域快門效率的結構|
    TWI691098B|2018-11-19|2020-04-11|力晶積成電子製造股份有限公司|影像感測器及其製造方法|
    CN109904272B|2019-01-23|2021-02-09|杭州电子科技大学|一种高转换增益和低串扰的像素探测器|
    CN110534537B|2019-08-30|2021-10-29|西安电子科技大学|一种cmos图像传感器像素结构及其制作方法|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US201161569743P| true| 2011-12-12|2011-12-12||
    US13/476,784|US8937272B2|2011-12-12|2012-05-21|Vertical JFET source follower for small pixel CMOS image sensors|
    [返回顶部]